(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出顧公開番号

特開平8-106383

(43)公開日 平成8年(1996)4月23日

(51) Int.Cl.⁶

識別記号

庁内整理番号

FΙ

技術表示箇所

G06F 9/30 310 C

330 B

審査請求 未請求 請求項の数1 FD (全 5 頁)

(21)出願番号

(22)出願日

特顯平6-264640

平成6年(1994)10月4日

(71) 出願人 000004075

ヤマハ株式会社

静岡県浜松市中沢町10番1号

(72) 発明者 神谷 了

静岡県浜松市中沢町10番1号 ヤマハ株式

会社内


(74)代理人 弁理士 伊丹 勝

(54) 【発明の名称】 演算処理装置

(57)【 契約 】

【目的】 実行する処理の内容に応じて、最適なプログ ラミング、処理及び処理速度を選択する。

【構成】 縮小命令セットで記述された高速処理プログ ラムと高機能命令セットで記述された低速処理プログラ: ムとを、速度切替命令を境として主メモリ1に記憶す る。速度切替命令が実行されると、実行クロック ø'が 切替えられると共に、命令セットが供給されるデコーダ 7, 11が切替えられる。高速プログラム実行中には、 **乗算器16がパイプライン処理に基づく演算処理を実行** する。また、低速プログラム実行中には、乗算器16が 主メモリ1からダイレクトにデータを取り込む演算処理 を実行する。



10

【特許請求の範囲】

【請求項1】 縮小命令セットで記述された高速処理プログラムと高機能命令セットで記述された低速処理プログラムとが速度切替命令を境として共存するプログラム及びこのプログラムによって処理されるデータを記憶する記憶手段と、

前記実行クロックに従って前記記憶手段から順次命令セットを読み出す命令セット読出し手段と、

この命令セット読出し手段によって読み出された命令セットのうち前配縮小命令セットを解読して第1の制御信号を出力する第1の命令解読手段と、

前記命令セット読出し手段によって読み出された命令セットのうち前記高機能命令セットを解読して第2の制御信号を出力する第2の命令解読手段と、

前記記憶手段から読み出された前記速度切替命令に従って前記第1及び第2の命令解読手段を切替える命令解読 切替手段と、

前記第1の制御信号に従ってパイプライン処理に基づく 演算処理を実行すると共に、前記第2の制御信号に従っ で前記記憶手段からダイレクトにデータを取り込む演算 処理を実行する演算手段とを備えたことを特徴とする演 算処理装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】この発明は、縮小命令セットコンピュータ (RISC) と高機能命令セットコンピュータ (CISC) とを共存させた演算処理装置に関する。

【従来の技術】従来より、マイクロプロセッサやディジタル・シグナル・プロセッサ(DSP)等の演算処理装置として、RISC型とCISC型とが知られている。RISC型の演算処理装置は、小数の単純な命令セットを用いて、細分化された実行ステップにより処理を実行するもので、個々の実行サイクルの短縮化と高速パブライン処理とにより実行速度を高めたものである。この種の装置は、VLSI技術の発展と共に、より一層の高速化が図られている。これに対し、CISC型の演算処理装置は、高機能命令セットを用い、低速クロックにおいても実行効率が高く、電力に対するパフォーマンスが長いという利点がある。

[0003]

【発明が解決しようとする課題】しかしながら、上述した従来の该算処理装置のうちRISC型のシステムでは、高級官語とマシン語との間のセマンティックギャップが大きく、アセンブラによる煩雑なプログラミングを必要とするという問題がある。また、プログラミングの効率化を図るためには最適化コンパイラに頼らざるを得

ず、所望する性能を引き出すことが難しい。更に、RI SC型のシステムでは、パイプライン処理を前提としているため、プログラムに分岐を多く含む場合の裏行効率が低下するという問題点もある。一方、従来のCISC型のシステムでは、高機能命令セットを使用してプログ

2

ラミングの負担を軽減した分だけ、マクロ命令からミクロ命令を生成するハードウェアの負担が増し、実行クロックをあまり遠くすることができないという問題点があ

[0005]

【課題を解決するための手段】この発明に係る演算処理・ 装置は、縮小命令セットで記述された高速処理プログラ ムと高機能命令セットで記述された低速処理プログラム とが速度切替命令を境として共存するプログラム及びこ のプログラムによって処理されるデータを配憶する記憶 20 手段と、この記憶手段から読み出された前記速度切替命 令に従って実行クロックの周波数を切替える実行クロッ ク切替手段と、前配実行クロックに従って前記記憶手段 から順次命令セットを読み出す命令セット読出し手段 と、この命令セット読出し手段によって読み出された命 令セットのうち前配縮小命令セットを解読して第1の制 御信号を出力する第1の命令解読手段と、前記命令セッ ト脱出し手段によって説み出された命令セットのうち前 記高機能命令セットを解読して第2の制御信号を出力す る第2の命令解読手段と、前記記憶手段から読み出され 30 た前記速度切替命令に従って前記第1及び第2の命令解 読手段を切替える命令解読切替手段と、前記第1の制御 **信号に従ってパイプライン処理に基づく演算処理を実行** すると共に、前配第2の制御信号に従って前記記憶手段 からダイレクトにデータを取り込む演算処理を実行する 演算手段とを備えたことを特徴とする。

[0006]

【作用】この発明によれば、縮小命令セットで記述された高速処理プログラムと高機能命令セットで記述された低速処理プログラムとを、速度切替命令を境として記憶 40 手段に記憶しておくと、速度切替命令が読み出され実行された時点から実行クロックが切替えられる。この結果、高速プログラム実行中には、高速の実行クロックに従って縮小命令セットが読み出され、第1の命令解読手段からの第1制御信号に従って、演算手段がパイプライン処理に基づく演算処理を実行する。また、速度切替命令によってプログラムが高速プログラムから低速プログラムに切替えられると、低速の実行クロックに従って高機能命令セットが読み出され、第2の命令解読手段からの第 2の制御信号に従って、演算手段が記憶手段からダイレ

クトにデータを取り込む演算処理を実行する。

[0007] 実行クロックは、縮小命令セットの実行時と高機能命令セットの実行時のそれぞれにおいて、最も効率的に処理が行われるように、その速度を切替えることができるため、各プログラムの実行効率は十分に高められることになる。また、クロック及び命令セットの切替は、プログラム中で行うことができるので、プログラマは自由なタイミングで容易に命令セットを切替えることができる。

【0008】従って、この発明によれば、例えば、分岐が少なく高速性を必要とする処理については、縮小命令セットで高速プログラムを記述しておき、分岐が多く高速性を必要としない処理については、高機能命令セットで低速プログラムを記述しておくというように、処理の内容に応じて効率的なプログラミングと効率的な処理を選択することができる。

[0009]

【実施例】以下、図面を参照して、この発明の実施例を 説明する。図1は、この発明の一実施例に係る演算処理 装置のプロック図である。主メモリ1には、縮小命令セ ットで記述された高速プログラムと高機能命令セットで 記述された低速プログラムとが速度切替命令を堪として 共存するプログラム、及びこのプログラムによって処理 されるデータが記憶されている。主メモリ1から読み出 される命令セットの読出しアドレスは、プログラムカウ ンタ (PC) 2かちア ドレスパス 3 を介して主メモリ 1 に与えられる。主メモリ1から読み出された命令セット は、データバス4を介して命令レジスタ(IR)5にフ エッチされる。命令レジスタ5にフェッチされた命令セ ットは、選択回路6によってRISC用デコーダ7及び マッピング部8のいずれか一方に供給される。いずれに 供給されるかは、R/Cレジスタ9に格納されたR/C フラグの値により決定されるが、縮小命令セットはRI SC用デコーダ7に、また高機能命令セットはマッピン グ部8に供給される。

【0010】RISC用デコーダ7に縮小命令セットが供給されると、デコーダ7は命令セットを解読して第1の制御信号C1を出力する。一方、マッピング部8に高機能命令セットが供給されると、マッピング部8は、供給されたマクロ命令である高機能命令セットから対応するミクロ命令の先頭アドレスを出力する。この先頭アドレスは、アドレス選択部10に供給され、ここでミクロ命令指定のためのアドレスが順次生成される。このアドレスはCISCデコーダ11に供給され、第2の制御信号C2が生成される。RISCデコーダ7に低速切替命令が供給されると、RISCデコーダ7は、R/Cレジスタ9のR/Cフラグを低速モードに書き換える。と、CISCデコーダ11は、R/Cレジスタ9のR/Cフラグを高速モードに書き換える。

4

【0011】一方、主メモリ1から読み出されたデータは、データバス4を介してレジスタ(REGA、REGB)12,13及び選択回路14,15の各一方の入力端子に供給される。レジスタ12,13の出力は、選択回路14,15の各他方の入力端子に供給される。選択回路14,15は、R/Cフラグが低速モードに設定されている場合には、主メモリ1からの直接出力を選択し、R/Cフラグが高速モードに設定されている場合には、レジスタ12,13の出力を選択する。選択回路14,15の出力は、演算手段として例えば乗算器16に入力される。乗算器16の出力は、レジスタ(REGC)17に格納され、更にデータバス4を介して主メモリ1に書き込まれるようになっている。

【0012】このシステムの実行サイクルの基準となるマスタークロックもは、選択回路18の一方の入力端に供給されると共に、分周回路19を介して選択回路18 の他方の入力端に供給されている。選択回路18は、R/Cフラグが低速モードに設定されている場合には、分周回路19の出力を選択し、R/Cフラグが高速モードに設定されている場合には、マスタークロックもをそのまま選択する。選択回路18の出力が実行サイクルを決定する実行クロックも、となり、各部に供給される。

【0013】次に、このシステムの動作について説明する。図2は、主メモリ1に記憶されるプログラムの一例を概略的に示す図である。このプログラムは、低速プログラム21、高速プログラム22、及び低速プログラム23をこの順に配置させたものである。低速プログラム21、23は、高機能命令セットによって記述され、高速プログラム22は、縮小命令セットによって記述されている。低速プログラム21の最終行には、高機能命令セットで高速切替命令が記述されている。また、高速プログラム22の最終行には、縮小命令セットで低速切替命令が記述されている。

【0014】図3は、これら命令セットのより具体的な 記述例を示したもので、メモリデータの乗算プログラム を縮小命令セットと高機能命令セットでそれぞれ記述し た例である。図3 (a) に示すように、縮小命令セット でメモリデータの乗算プログラムを記述すると、①主メ モリ1のアドレスAD1のデータをレジスタ(REG A) 12に格納するMOV命令、②主メモリ1のアドレ スAD2のデータをレジスタ(REGB)13に格納す るMOV命令、③REGA12とREGB13とを乗算 ·してレジスタ(REGC)17に格納するMULT命令 -の3つの命令セットを記述する必要がある。これに対 し、同図(b)に示すように、高機能命令セットでメモ リデータの乗算プログラムを記述すると、主メモリ1の アドレスAD1のデータと、主メモリ1のアドレスAD 2のデータとを乗算してREGC17に格納するMUL T命令の1つで足りる。

50 【0015】いま、システムが低速モードに設定されて

いるとすると、実行クロック。 は、マスタークロック øをn分周した低速クロックとなる。なお、分周比1/ nについては、低速モードで最大の処理効率を上げられ る値、例えば1/2に設定する。この低速クロックに従 って主メモリ1から各命令セットが命令レジスタ5にフ ェッチされる。命令レジスタ5にフェッチされた命令セ ットは、CISC用デコーダ11によってデコードされ る。低速モードでは、乗算器16の入力に直接データバ ス4上のデータを供給することができるので、選択回路 . 算器 1 6 には、2 回に分けて主メモリ 1 のデータがセッ トされることになる。低速プログラムの実行中に、高速 切替命令が与えられると、CISC用デコーダ11は、 R/Cレジスタ9のR/Cフラグを高速モードに切替え

【0016】R/Cフラグが高速モードに切替えられる と、実行クロックも はマスタークロックと同じ速度の 高速クロックとなり、選択回路6によりRISC用デコ ーダ7がアクティブになる。従って、命令セットは、高 速で命令レジスタ 5 にフェッチされ、RISC用デコー 20 ダ7でデコードされる。なお、このモードでは、命令セ ットのフェッチ、デコード、演算、メモリアクセス等の 各ステージがパイプライン化されることにより、高速化 が図られる。また、このモードでは、主メモリ1から乗 算器16にダイレクトにデータを供給することが速度的 に不可能であるため、選択回路14, 15は、レジスタ 12、13側を選択し、主メモリ1からのデータは、一 旦レジスタ12、13に格納されることになる。レジス タ12、13と乗算器16との間もパイプライン化され ることにより、乗算のサイクルは1サイクルで足りるこ 30 レジスタ、19…分周回路。

とになる。

【0017】なお、以上のシステムでは、乗算器での乗 算処理を例にとって、この発明を説明したが、ALU (算術論理ユニット) 等、他の演算処理部においても同 様の切替動作が行われることはいうまでもない。

6

[0018]

【発明の効果】以上述べたように、この発明によれば、 速度切替命令を境として高速プログラムと低速プログラ ムとを共存させ、高速プログラム実行中には、高速の実 14, 15はデータパス4側を選択する。この場合、乗 10 行クロックに従ってパイプライン処理に基づく演算処理 が実行され、速度切替命令に従ってプログラムが高速プ ログラムから低速プログラムに切替えられると、低速の 実行クロックに従って記憶手段からダイレクトにデータ を取り込む演算処理を実行するので、処理の内容に応じ て効率的なプログラミングと効率的な処理及び処理時間 を簡単に選択することができる。

【図面の簡単な説明】

【図1】 この発明の一実施例に係る演算処理装置の構 成を示すプロック図である。

【図2】 同システムにおける主メモリに記憶されるプ ログラムの例を示す図である。

縮小命令セットと高機能命令セットによるメ 【図3】 モリ乗算処理の記述例を示す図である。

【符号の説明】

1…主メモリ、2…プログラムカウンタ、3…アドレス パス、4…データバス、5…命令レジスタ、 6, 14, 15. 18…選択回路、7…RISC用デコーダ、8… マッピング部、9…R/Cレジスタ、10…アドレス選 択部、11…CISC用デコーダ、12, 13, 17…

【図2】



[図3]

(b) MEM (AD1) * MEM (AD2)→ REGC

[図1]

